



Offre d'ingénieur F/H : Modélisation fonctionnelle et mise en œuvre d'un système sur puce sécurisé

Durée: 12 mois **Début:** 2023

Structure d'accueil: ENSTA Bretagne, Brest - Laboratoire Lab-STICC (UMR 6285)

1 Objet du poste

Ce poste est ouvert dans le cadre du projet Trust Soc financé par l'Agence Innovation Défense (AID). Ce projet vise à la mise en place de systèmes sur puce sécurisés par construction. Il s'agit de prendre à rebours l'approche conventionnelle qui voudrait que l'on prenne un système sur puce (SoC) pour le sécuriser. À l'inverse, l'approche TrustSoc vise à énoncer les règles de sécurisation en amont de la conception du SoC, puis à les décliner lors de l'implémentation.

2 Contexte

Le poste ouvert est situé à l'ENSTA Bretagne, une grande École d'Ingénieurs sous la tutelle du Ministère des Armées. L'environnement scientifique est l'UMR 6285 Lab-STICC. Le futur embauché y rejoindra une équipe spécialisée en conception d'outils pour l'embarqué.

3 Descriptif du poste

Dans le cadre de TrustSoc, nous disposons d'un modèle logiciel fonctionnel de la plateforme de système sur puce ; ce modèle représente les mécanismes de sécurité sous la forme de contrôleurs reliant les différents nœuds du SoC au bus (processeur, mémoire, périphérique, etc.). Ce sont ces contrôleurs qui valident ou non chaque des transactions entre les nœuds.

Le nouvel embauché aura la charge de compléter et étendre et raffiner le modèle actuel de SoC. Il s'agit de modéliser les périphériques par type, pour mettre en œuvre de façon différenciée les transferts mémoire lors de lectures/écritures/activation. A titre d'exemple, une écriture vers un périphérique de calcul se traduit par une écriture, par le nœud initiateur de la transaction, de ses données en mémoire, ainsi que du choix de l'emplacement du résultat produit, puis une activation du périphérique. Le périphérique vient consommer les données par paquets, les traite, écrit le résultat, et notifie le nœud initiateur lorsque les résultats ont tous été produits. Lors d'un tel traitement, plusieurs niveaux de contrôle de droits opèrent : capacité de chaque nœud à accéder ou non à différentes zones mémoire, capacité d'un périphérique à émettre une interruption, etc.

Le modèle est doté d'un environnement de simulation à évènements discrets, et de représentation graphique. Dans un objectif de performance et de réalisme accru, on cherchera à alimenter le modèle par des remontées d'informations issues de simulations plus fines, réalisées grâce à des outils externes (par exemple des simulateurs appelés sous la forme de librairies DLL externes). Cela permettra de combiner les capacités d'exploration du modèle de haut niveau avec les performances attendues à l'exécution.

Le développement devra se faire suivant une méthodologie agile avec enrichissement progressif du modèle et de son outillage pour déboucher sur le livrable final. Chaque itération s'accompagnera de tests automatisés, pour s'assurer de la non-déviation du prototype par rapport aux spécifications et de la non-régression du développement.

Des scenarii simples seront mis en œuvre pour démontrer la réalisation : quelques périphériques (DMA, processeurs, RAM), plusieurs niveaux de bus, et des cas applicatifs de référence (poignée de mains, lecteurs-écrivains, etc.).

4 Candidat

Le candidat devra posséder un diplôme de M2 ou d'ingénieur. Le candidat justifiera de la bonne adéquation de ses compétences avec les attendus du projet : notion d'architectures matérielles, programmation logicielle orienté objet, sécurité.

5 Contacts

Pièces à joindre : CV, diplôme, notes, lettre de motivation, lettre de recommandation.

- Prof. Loïc Lagadec, loic.lagadec@ensta-bretagne.fr
- Dr. Pascal Cotret, pascal.cotret@ensta-bretagne.fr
- Dr. Théotime Bollengier, theotime.bollengier@ensta-bretagne.fr