Modélisation, simulation et synthèse de circuits numériques avec VHDL

VHDL et Verilog sont les 2 langages de modélisation, simulation et synthèse de circuits numériques (HDL : hardware description langage). Ils permettent de décrire ces circuits sous les 2 angles différents que sont les structures et les comportements, à plusieurs niveaux d'abstraction (du transistor au système, en passant les niveaux transferts de registres RTL et comportemental). La maîtrise de ces langages est toutefois délicate, notamment du fait de leur complexité syntaxique et de leur typage fort. Par ailleurs, pour la synthèse matérielle, ils forcent l'ingénieur à penser très différemment des approches logicielles classiques. Enfin, ils obligent à recourir à une méthodologie de test stricte.

Connaissances de base en électronique numérique.

La pédagogie retenue s’articule autour de sessions de programmation courtes, autour de thèmes ciblés et progressifs.
La journée de cours se déroule de 8h30 à 12h00 et 13h30 à 17h00.

Base

Évaluation à chaud en fin de formation par les stagiaires. Transmission au client, du compte-rendu d’évaluation et des feuilles d’émargement en complément de la facturation. Les attestations de stage sont remises directement aux stagiaires à la fin de la session de formation. Les stagiaires ou le responsable Formation Continue sont susceptibles de recevoir par mail, un « questionnaire de satisfaction à froid » quelques mois après le déroulement de la formation.